PAT-NO: DOCUMENT-IDENTIFIER: JP403101141A JP 03101141 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

April 25, 1991

INVENTOR-INFORMATION:

NAME

KAWADA, MASAKAZU MATSUI, YASUO

ASSIGNEE-INFORMATION:

NAME SUMITOMO BAKELITE CO LTD COUNTRY N/A

JP01235827 APPL-NO:

APPL-DATE: September 13, 1989

INT-CL (IPC): H01L021/60 US-CL-CURRENT: 29/827

ABSTRACT:

PURPOSE: To remove an oxide film and a contamination on an electrode and to enhance the yield end reliability of a bonding operation by a method wherein, before a semiconductor chip is mounted on a tape carrier, an aluminum electrode is irradiated with an excimer laser.

CONSTITUTION: Conductor patterns are formed, by a photoetching operation or the like, on a flexible board formed by pasting a conductor 2 on an insulating film 1; the surface is plated 4 to form a tape carrier 12. Aluminum electrodes 8 on the surface of a semiconductor chip 5 are irradiated with an excimer laser beam through a mask to remove an oxide film and a contamination on the surface. The patterns on the carrier 12 are faced downward; they are placed on the chip 5; the electrodes 8 are aligned with tip bumps 6 of inner leads 7; a bonding tool 13 is applied, heated and pressurized from the side of the film 1; the patterns are connected to the chip. Thereby, it is possible to exclude a defective bonding operation such as a lack of a bonding strength of the chip.

COPYRIGHT: (C) 1991, JPO& Japio

⑫公開特許公報(A) 平3-101141

®Int. Cl. 5

識別配号 广内整理番号

→ 43公開 平成3年(1991)4月25日

H 01 L 21/60

6918-5F 311 T

> 請求項の数 1 (全5頁) 審查請求 未請求

半導体装置の製造方法 ❷発明の名称

> 頭 平1-235827 创特

顧 平1(1989)9月13日 **22**⊞

川田 **加発明者**

政 和

東京都港区三田3丁目11番36号 住友ペークライト株式会

补内

@発

東京都港区三田3丁目11番36号 住友ベークライト株式会

补内

住友ペークライト株式 መ出

東京都千代田区内幸町1丁目2番2号

会社

1. 発明の名称

、半導体装置の製造方法

2. 特許請求の範囲

(1) 可とう性のある絶縁性フィルム上に導電体 で形成した回路パターンを有するテープキャリア に半導体チップを搭載する半導体装置の製造方法 において、アルミ電極面にエキシマレーザー光を 脳射処理した半導体チップの上に、導電体パター ンを下側にしたテープキャリアを載置し、位置合 わせした後、前記絶縁性フィルム側からポンディ ングツールを当接させ、絶縁性フィルムを介して、 **道盤体パターンのインナーリードの先端と半導体** チップ上の電極を加熱加圧することを特徴とする 半導体装置の製造方法。

3. 発明の詳細な説明

「密撃トの利用分野)

本発明は、テープキャリアに半導体チップを実 益した半導体装置の製造方法に関するものである。

(従来の技術)

近年、ディスプレイ、電子計算線など半導体を 用いるデバイスにおいて、小型・薄型・高密度化 のため、テープキャリア方式が有望視されている。 しかしながら、従来のテープキャリアは、デバイ ス孔内へ突き出したインナーリードを形成する必 要があったため工程が複雑で、不安定なリードが 変形するため歩留まりが悪く、このため極めてコ ストも高いという欠点があった。

このような問題を解析するため、本発明者らは 先に、デバイス孔へ突き出すリードを形成せずに 半導体チップを実装する方法の発明をなし関示し

第4図に示すように、まず絶縁性フィルム(1) と導電体(2)を接着剤(3)ではりあわせたフ レキシブル基板上に形成された導電体パターンに、 半導体チップ(5)をフェイスダウンで位置合わ せをする。その後、絶縁性フィルム(1)側から ポンディングツール (13) を直接させ、絶縁性フ ィルム(1)を介して導電体パターンのインナー

- 2 -

リード (7) の先端と半導体チップ上のアルミ電 価 (8) を加熱加圧することにより半導体チップ (5) を実装し、テープキャリア方式の半導体装 電が完成する。

この方法では、デバイス孔を形成する必要がないため、工程が少なくて済み、しかもデバイス孔へ突き出している事電体のリードが変形する不良発生がないため、歩智まりが高く、低コストになり、しかも接続部の信頼性が高いという特徴があった。

通常、半導体チップ(5)と導電体パターンを接続するためにパンプ(6)を形成し、このパンプは半導体チップの電極(8)の表面または運電体パターンのインナーリード(7)の先端のどちらに設けてもよいが、一般に、半導体チップにパンプを形成するには、高額の設備と高度な技術が必要であり、工程も多くコストの非常に高いなのであるため、パンプ付チップの入手も容易でなく、前述の方法でも第3図のように、インナーリードにパンプを形成し、半導体チップの搭載を行って

- 3 -

マレーザー光を照射処理した半導体チップの上に、 導電体パターンを下側にしたテープキャリアを載 置し、位置合わせした後、前配絶縁性フィルム側 からポンディングツールを当接させ、絶縁性フィ ルムを介して、導電体パターンのインナーリード の先端と半導体チップ上の電極を加熱加圧するこ とを特徴とする半導体装置の製造方法に関するも のである。

以下、図面により本発明を詳細に説明する。

第1図は、本発明による半導体装置の製造方法を示す要部断面図である。絶縁性フィルム(1)と導電体(2)を接着剤(3)ではりあわせたフレキシブル基板上に、フォトエッチングなどの方法により形成された導電体パターンの表面にメッキ(4)を施したテープキ+リア(12)を用意する。また、半導体チップ(5)は、第2図に示すように、表面のアルミ電極(8)にマスク(9)を避してエキシマレーザー光潔(10)よりレーザー光を解射し、電極表面の酸化膜(11)と共に汚れを除去しておく。

いた。

ところが、パンプを形成していない半導体チップのアルミ電極(8)の表面は、保管している間に酸化し、汚れたアルミ酸化膜(11)に関われてしまうため、インナーリード(7)上のパンプ(6)と接続する場合に、この酸化膜を破る必要があり、このため接合強度が低くなったり、酸化膜を破るために圧力をかけすぎてチップ(5)に損傷を与えるなどの欠点があった。

(発明が解決しようとする課題)

本発明は、従来技術のこのような欠点に離みて 種々の検討の結果なされたものであり、その目的 とするところは、歩智まりが高く、かつ信頼性の 高いテープキャリア方式の半導体装置を提供する ことにある。

(課題を解決するための手段)

すなわち本発明は、可とう性のある絶縁性フィルム上に導電体で形成した回路パターンを有するテープキャリアに半導体チップを搭載する半導体装置の製造方法において、アルミ電極面にエキシ

- 4 -

用意したテープキャリア(12)の導電体パターンを下側にして、レーザー照射処理した半導体チップ(5)の上に載置し、チップ上の電極(8)と導電体パターンのインナーリード(7)の先端パンプ(6)との位置を合わせる。続いて、絶縁性フィルム(1)側からポンディングツール(13)を当て、加熱加圧を行い導電体パターンに半導体チップを接続する。

このように、半導体チップをテープキャリアに 搭載する前に、アルミ電極表面にのみエキシマレ ーザー光を照射することが本発明の特徴であり、 これにより、アルミ電極上の酸化膜や汚れを除去 することができ、接合の信頼性を高めることがで きる。

本発明において使用する絶縁性フィルム(1)と導電体(2)との積層体は、通常フレキシブル 印刷回路用基板として用いられているものであれば何ら特定するものではないが、絶縁性フィルム (1)を介して加熱加圧するため、絶縁性フィルム ム(1)、接着剤(3)はポリイミド樹脂などの ように耐熱性があり、かつできるだけ薄いものであるほうが望ましい。さらには、絶縁性フィルム(1)上に落着、スパッタリング、メッキなどの方法で金属膜を形成し、もしくは、金属宿上にエポキシ樹脂、ポリイミド樹脂などの絶縁性樹脂を塗布、乾燥して得られた接着剤を使用しない2層構造の積層体であれば、耐熱性を低下させ、あるいはポンディングツールによる加熱加圧の腰に熱を渡る層が少なくなるので、よりよい結果を与える。

通常のデバイス孔のあるテープキャリア方式の 半導体装置では、メッキ、エッチング、転写など によりデバイス孔へ突き出したインナーリード (7)の先端にバンプ(6)を形成する方法が工 夫されているが、細い不安定なリードの為、工程 が長くなり歩智まりも高くなくコスト高になるも のであるのに対し、本発明の方法では、準電体の パターンのインナーリードの先端にパンプ(6) を形成する方法は、リードの裏に絶縁性フィルム (1)があるため、リードの先端のみ部分的にメ

- 7 -

100mJ以上、最大安定時出力30W以上、パルス幅10~30nsの性能であればより効果的である。

このように、本発明では、デバイス孔を必要としないフィルムキャリア方式の半導体装置の製造方法における、半導体チップ搭載時に接合強度が不足したりチップの損傷などが生じるという接合不良の欠点を排除することができ、接合強度を安定させ、高い歩智まりで高信額性のフィルムキャリア方式の半導体装置が得られる。

以下、本発明の実施例を示す。

(実施例)

厚さ3 5 μ m の電解網箱にポリイミド樹脂を塗布・乾燥して厚さ2 5 μ m の絶縁層を形成し、2 層構造の積層体を得た。これを幅3 5 m のテープ状にスリットし、網箔面をエッチング加工することにより国路パターンを形成し、インナーリードとにより国路パターとを形成し、インナーリードの先端に電気メッキにより高さ2 5 μ m パンプを形成した後、裏面にニッケル3.0 μ m を下地にして金1.0 μ m のメッキを施しテープキャリアを得

ッキを厚くつけたり、源電ペーストを譲布したり、 先端以外の部分をエッチングで超くするなど一般 に行われている方法で簡単に行なうことができ、 特に限定するものではない。また、パンプ(6) の高さは、特に制限はないがその効果の点から1 0~40μmの間が望ましい。

事電体パターンの表面上に施してあるメッキ (4)は、その材質を特に限定するものではない が、半導体チップ上のアルミ電極(8)にあわせ、 金、鶴、はんだなどを用いるほうが好ましい。

また、本発明で使用するボンディングツール (13) は、通常半球体の搭載用に用いられているものであれば特に限定するものではないが、500℃、1秒、200g/リード商量以上の加熱加圧でき、半球体チップとの平行度が5月m以下のものであれば、より良好な効果が得られる。

本免明で用いるエキシマレーザー光쟁 (10) 及びマスク (9) は、通常アブレーション加工に用いられているものであれば特に限定するものではないが、レーザー光波が、最大安定時エネルギー

- 8 -

た。また、半導体チップは、チップ上のアルミ電 極だけ露出するようなマスクを選して、エネルギー密度500mJ、波長248nmのKrP(クリプトンフッソ)エキシマレーザーを15パルス 服針処理した。

次に、このテープキャリアの回路パターン面を 半導体チップの電極面に向かい合わせ、回路パタ ーンのインナーリードの先端のパンプとチップ上 の電極の位置合わせをし、ポリイミド樹脂絶縁層 を介して、ポンディングツールを用いて、450 で、1秒、荷重100g/リードのポンディング 条件で加熱加圧して接合し、半導体チップの搭載 を行った。

得られた半導体装置における、インナーリードとチップのせん断強度は、すべてのリードで5 g
/1000μm³以上であり、実用上は問題の無いレベルであった。また、圧力などを特に高く設定する必要はなかったため、チップの損傷などの不良は生じなかった。

(発明の効果)

このように、本発明に従うと、デバイス孔のないテープキャリア方式の半導体装置の製造方法の従来の欠点である、半導体チップ上のアルミ電極の汚れなどによる、チップと導電体パターンの接合不良を克服することができ、安定したポンディング条件で半導体チップを搭載することができ、その結果、高い歩智まりでかつ信頼性の高い半導体装置を得ることが可能となる。

4. 図面の簡単な説明

第1図は本発明による半導体装置の製造方法を示す更部断面図で、第2図は本発明におけるエキシマレーザーによるアルミ電価表面の酸化膜除去の方法を示す図である。また、第3図は従来の半導体装置の製造方法を示す図である。

特許出顧人 住友ペークライト株式会社

-11-





